



Doc No.: L&L-I0060

I hereby certify that this correspondence is being deposited with the United States Postal Service as First Class Mail in an envelope addressed to the Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on the date indicated below.

By: Wm Steiner Date: September 23, 2003

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant : Markus Hammes, et al.
Applic. No. : 10/646,175
Filed : August 22, 2003
Title : Trimming Method and Trimming Device for a PLL Circuit for Two-Point Modulation

CLAIM FOR PRIORITY

Commissioner for Patents,
P.O. Box 1450, Alexandria, VA 22313-1450

Sir:

Claim is hereby made for a right of priority under Title 35, U.S. Code, Section 119, based upon the German Patent Application 101 08 636.9, filed February 22, 2001.

A certified copy of the above-mentioned foreign patent application is being submitted herewith.

Respectfully submitted,

For Applicant

WERNER H. STEMER
REG. NO. 34,956

Date: September 23, 2003

Lerner and Greenberg, P.A.
Post Office Box 2480
Hollywood, FL 33022-2480
Tel: (954) 925-1100
Fax: (954) 925-1101

/av

BUNDESREPUBLIK DEUTSCHLAND



Prioritätsbescheinigung über die Einreichung einer Patentanmeldung

Aktenzeichen: 101 08 636.9

Anmeldetag: 22. Februar 2001


Anmelder/Inhaber: Infineon Technologies AG, München/DE

Bezeichnung: Abgleichverfahren und Abgleicheinrichtung
für PLL-Schaltung zur Zwei-Punkt-Modulation

IPC: H 03 J, G 01 R

Die angehefteten Stücke sind eine richtige und genaue Wiedergabe der ursprünglichen Unterlagen dieser Patentanmeldung.

München, den 09. September 2003
Deutsches Patent- und Markenamt
Der Präsident
Im Auftrag


Ständehaus

Beschreibung

Abgleichverfahren und Abgleicheinrichtung für PLL-Schaltung zur Zwei-Punkt-Modulation

5

Die Erfindung betrifft ein Abgleichverfahren für eine nach dem Prinzip der Zwei-Punkt-Modulation arbeitende PLL-Schaltung sowie eine derartige, für das Einprägen eines analogen und eines digitalen Modulationssignals ausgelegte PLL-Schaltung.

10

Eine aufwandsgünstige Realisierung eines Senderkonzepts für Transceiver in Mobilfunksystemen bieten Sender, bei welchen eine PLL (Phase-Locked-Loop: Nachlaufsynchronisations-) Schaltung als Frequenzsynthesizer eingesetzt und zur Frequenz- bzw. Phasenmodulation eines hochfrequenten Signals genutzt wird.

15

Das Einprägen des Modulationssignals in die PLL-Schaltung erfolgt üblicherweise über einen im Rückkoppelzweig der PLL-Schleife enthaltenen Frequenzteiler. Dabei wird ein digitales Modulationssignal verwendet und zum fortwährenden Umprogrammieren des digitalen Frequenzteilers eingesetzt. Diese Form der Modulation, die auch als Ein-Punkt-Modulation bezeichnet wird, ist Stand der Technik und beispielsweise in den U.S.-Patenten 4,965,531; 6,008,703 und 6,044,124 beschrieben.

20

25

Um ein geringes Rauschen der PLL-Schaltung zu erreichen, wird die Bandbreite der Schaltung deutlich kleiner ausgelegt, als es für die Übertragung der modulierten Daten erforderlich ist. Aus diesem Grund wird zusätzlich zu der rein digitalen Modulation eine analoge Modulation zur Kompensation der beschränkten Bandbreite eingesetzt. Das gleichzeitige Einprägen eines digitalen und eines analogen Modulationssignals in eine PLL-Schaltung wird als Zwei-Punkt-Modulation bezeichnet.

30

35

In der den nächstliegenden Stand der Technik repräsentierenden deutschen Offenlegungsschrift DE 199 29 167 A1 ist ein Zwei-Punkt-Modulator sowie ein Verfahren zur Zwei-Punkt-Phasen- oder Frequenzmodulation mit einer PLL-Schaltung beschrieben. Ein digitales Modulationssignal, das zur Programmierung des Frequenzteilers eingesetzt wird, wird darüber hinaus mittels eines Digital-Analog-Umsetzers in ein analoges Modulationssignal gewandelt, welches dann an einem an geeigneter Stelle befindlichen Summationspunkt in die PL-Schleife eingekoppelt wird. Die beiden Modulationssignale überlagern sich am Ausgang der PLL und man erhält auf diese Weise ein frequenzunabhängiges Übertragungsverhalten der Schleife.

Eine Schwierigkeit bei der Zwei-Punkt-Modulation besteht darin, dass neben der zeitlichen Gleichphasigkeit ein hohes Maß an Übereinstimmung der Amplituden der beiden verwendeten Modulationssignale benötigt wird. Aufgrund von Herstellungstoleranzen der Komponenten für die analoge Modulation treten jedoch stets Schwankungen in der Modulationssteilheit sowie der Amplitudenhöhe der Modulation auf. Aus diesem Grund ist es erforderlich, nach der Herstellung der PLL-Schaltung einen Amplitudenabgleich zwischen der analogen und der digitalen Modulation vorzunehmen.

Sollen darüber hinaus noch Temperatureinflüsse berücksichtigt werden, muss ein solcher Abgleich vor jedem Sendevorgang erneut durchgeführt werden.

Ein bekanntes Verfahren zum Abgleichen einer PLL-Schaltung besteht darin, die Zwei-Punkt-Modulation der Schaltung im eingeschwungenen Zustand aufzuprägen und mit einem externen Mess-Empfänger das ausgesendete Signal zu empfangen, zu demodulieren und in Abhängigkeit von dem Demodulationsergebnis einen Abgleich der digitalen und analogen Modulationssignale vorzunehmen. Aufgrund des nicht-linearen Verhaltens des schwingungserzeugenden Glieds (es handelt sich um einen spannungsgesteuerten Oszillator oder VCO: Voltage Controlled

Oscillator) der PLL-Schaltung hinsichtlich der Frequenz als Funktion der Steuerspannung muss dieser Abgleich jedoch für jeden Kanal vorgenommen werden, was bei vielen Kanälen eine entsprechend lange Messdauer bedeutet. Darüber hinaus müssen
5 die Abgleichinformationen in einem Speicher abgelegt werden und nachteilig ist ferner, dass der Einfluß von Temperaturänderungen bei diesem Verfahren nicht berücksichtigt wird.

Eine weitere Möglichkeit besteht darin, den Empfang und die
10 Demodulation des von der PLL-Schaltung erzeugten Signals durch das Empfangsteil des Transceivers vorzunehmen. Hierfür wäre allerdings eine vollständige zweite PLL-Schaltung im Empfänger erforderlich, wodurch sich der Schaltungsaufwand in nachteiliger Weise wesentlich erhöht.

15 Der Erfindung liegt die Aufgabe zugrunde, ein Abgleichverfahren für eine nach dem Prinzip der Zwei-Punkt-Modulation arbeitende PLL-Schaltung anzugeben, welches aufwandsarm einen schnellen Amplitudenabgleich ermöglicht und insbesondere die
20 Berücksichtigung von Temperatureinflüssen erlaubt. Ferner zielt die Erfindung darauf ab, eine PLL-Schaltung mit einer Abglicheinheit anzugeben, welche aufwandsarm realisierbar ist und einen schnellen und problemfreien Amplitudenabgleich der Modulationssignale ermöglicht.

25 Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmal der unabhängigen Patentansprüche gelöst.

Gemäß der Erfindung wird zunächst ein Referenzsignal bereit-
30 gestellt und dann ein analoges und ein digitales Modulations-signal in die eingeschwungene PLL-Schaltung eingeprägt. Ein für die PLL-Regelabweichung charakteristisches Signal wird aus der PLL-Schaltung ausgekoppelt und mit dem Referenzsignal verglichen. Der Modulationshub des analogen Modulations-
35 signals wird dann in der Weise geändert, dass eine bei dem Vergleich ermittelte Abweichung zwischen dem Referenzsignal

und dem für die Regelabweichung in der PLL-Schaltung charakteristischen Signal beseitigt wird.

Bei dieser Art des Abgleichs entfällt eine Demodulation des von der PLL-Schaltung erzeugten Ausgangssignals, weil zu Abgleichzwecken auf das für die Regelabweichung in der PLL-Schaltung charakteristische Signal zurückgegriffen wird. Demzufolge ist das Vorsehen eines internen oder externen Demodulators nicht erforderlich, wodurch der Schaltungsaufwand gering gehalten und eine hohe Praktikabilität des erfindungsgemäßen Abgleichverfahrens erreicht wird.

Ein vorteilhaftes Ausführungsbeispiel des erfindungsgemäßen Verfahrens kennzeichnet sich dadurch, dass zur Bereitstellung des Referenzsignals die PLL-Schaltung im deaktivierten Zustand auf eine gewünschte Kanalmittenfrequenz eingestellt wird, die PLL-Schaltung aktiviert wird und dabei einschwingt, und beim Einschwingvorgang aus dem für die Regelabweichung der PLL-Schaltung charakteristischen Signal das Referenzsignal erzeugt wird. Bei diesem Ausführungsbeispiel wird das für den Abgleich benötigte Referenzsignal gewissermaßen mit Hilfe der PLL-Schaltung selber erzeugt.

Ein alternatives, ebenfalls vorteilhaftes Ausführungsbeispiel kennzeichnet sich dadurch, dass ein vorgegebenes Referenzsignal bereitgestellt wird. Das vorgegebene Referenzsignal kann für alle Kanalmittenfrequenzen identisch sein oder es ist auch möglich, ein von der gewünschten Kanalmittenfrequenz abhängiges Referenzsignal vorzusehen.

30

Der erfindungsgemäßen PLL-Schaltung ist eine Abgleicheinheit zugeordnet, welche ein Mittel zum Auskoppeln eines für die PLL-Regelabweichung charakteristischen Signals aus der PLL-Schaltung sowie ein Mittel zum Vergleichen des für die Regelabweichung charakteristischen Signals mit einem Referenzsignal umfasst. Ferner enthält die Abgleicheinheit ein Mittel zum Auswerten des Vergleichsergebnisses und ein Mittel zum

Ändern des Modulationshubs des analogen Modulationssignals in Abhängigkeit von dem Auswerteergebnis.

5 Eine schaltungstechnisch einfache und kostengünstige Realisierung des Mittels zum Auskoppeln des für die PLL-Regelabweichung charakteristischen Signals aus der PLL-Schaltung umfasst eine Ladungspumpe und ein der Ladungspumpe nachgeschaltetes Tiefpassfilter.

10 Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Die Erfindung wird nachfolgend anhand von zwei Ausführungsbeispielen unter Bezugnahme auf die Zeichnung erläutert. In
15 dieser zeigt:

Fig. 1 eine nach dem Prinzip der Zwei-Punkt-Modulation arbeitende PLL-Schaltungsanordnung mit einer Abgleichereinheit gemäß der Erfindung;

20

Fig. 2 ein erstes Ausführungsbeispiel der in Fig. 1 gezeigten Abgleichereinheit;

Fig. 3 ein zweites Ausführungsbeispiel der in Fig. 1 gezeigten Abgleichereinheit;

25

Fig. 4 eine Schaltbilddarstellung einer in der Abgleichereinheit verwendeten Ladungspumpe; und

30 Fig. 5 eine Schaltbilddarstellung eines in der Abgleichereinheit eingesetzten Tiefpassfilters.

Fig. 1 zeigt eine nach dem Prinzip der Zwei-Punkt-Modulation arbeitende PLL-Schaltung 10, welche mit einer Abgleichereinheit
35 30 gekoppelt ist.

Die PLL-Schaltung 10 weist in ihrem Signalpfad einen Phasendetektor PFD (Phase Frequency Detector) 12, eine Ladungspumpe CP (Charge Pump) 24, ein Schleifenfilter LF (Loop Filter) 14, einen Summationspunkt 15 und einen spannungsgesteuerten Oszillator VCO (Voltage Controlled Oscillator) 16 auf.

Der VCO 16 stellt das schwingungserzeugende Glied der PLL-Schaltung 10 dar und liefert als Ausgangssignal der PLL-Schaltung 10 ein Signal der Frequenz F_{OUT} .

10

Die PLL-Regelschleife 10 wird durch einen Rückkoppelzweig geschlossen, welcher das Ausgangssignal des VCO 16 über einen programmierbaren Frequenzteiler DIV (Divider) 18 zu dem Frequenzdetektor 12 zurückführt.

15

Die Wirkungsweise der PLL-Schaltung als Frequenzsynthesizer bei einer Zwei-Punkt-Modulation ist bekannt. Bei der Zwei-Punkt-Modulation werden der PLL-Schaltung 10 ein digitales und ein analoges Modulationssignal eingeprägt. Fig. 1 zeigt ein Beispiel einer Modulationsschaltung 11, mittels welcher die beiden Modulationssignale aufbereitete und der PLL-Schaltung 10 zugeleitet werden. Die hier beispielhaft dargestellte Modulationsschaltung 11 umfasst eine Programmiereinrichtung 20 und einen Digital-Analog-Umsetzer DAC (Digital-to-Analog-Converter) 22. Ein Modulationssignal wird an einem Summationspunkt 19 auf ein der PLL-Frequenzsynthese zugrunde liegendes Trägersignal addiert und das sich ergebende addierte Signal 21 wird der Programmiereinrichtung 20 zugeführt. Ferner wird das Modulationssignal auch dem Digital-Analog-Umsetzer 22 zugeführt.

30

Die Programmiereinrichtung 20, bei der es sich beispielsweise um einen Sigma-Delta Modulator enthaltende Programmierschaltung 20 handeln kann, erzeugt ein Steuersignal 23, das dem programmierbaren Frequenzteiler 18 zugeführt wird. Das Steuersignal 23 ist ein digitales Signal, welches ein Teilerverhältnis 1:N angibt. N ist eine ganze Zahl und unter-

35

liegt aufgrund des Modulationssignals ständigen Änderungen, wodurch der programmierbare Frequenzteiler 18 fortwährend umprogrammiert wird. Durch das fortwährende Umprogrammieren des Frequenzteilers 18 wird die digitale Modulation in die PLL-Schaltung 10 eingeprägt.

Bei dem Frequenzteiler 18 kann es sich beispielsweise um einen sogenannten Fraktional-N Frequenzteiler handeln. Fraktional-N Frequenzteiler ermöglichen eine Frequenzteilung auch durch eine nicht ganze Zahl (sog. fraktionale Synthesetechnik). Die fraktionale Synthesetechnik ist vorteilhaft, weil die bei einer ganzzahligen Teilung auftretenden Störungen durch Seitenlinien im Spektrum des Ausgangssignals vermieden werden.

Die analoge Modulation wird über den Digital-Analog-Umsetzer 22 und den Summationspunkt 15 vorgenommen. Der Digital-Analog-Umsetzer 22 erzeugt ein analoges Ausgangssignal, welches mittels des Summationspunktes 15 dem Steuersignal für den VCO 16 überlagert wird.

Es wird darauf hingewiesen, dass die Modulationsschaltung 11 auch in anderer Art und Weise realisiert sein kann. Beispielsweise kann bei Verwendung eines analogen Modulationssignals der Digital-Analog-Umsetzer 22 entfallen und statt dessen im digitalen Modulationszweig eine entsprechende Signalwandlung vorgenommen werden. Für die Erfindung von Bedeutung ist lediglich, dass bei der Zwei-Punkt-Modulation eines der Modulationssignale ein analoges Signal und das andere Modulationssignal ein digitales Signal ist.

Die Arbeitsweise der PLL-Schaltung im eingeschwungenen Zustand ist bekannt und wird im folgenden kurz erläutert:

Der Frequenzteiler DIV 18 gibt ein Frequenzteilersignal 13 aus, welches in der bereits beschriebenen Weise durch Frequenzteilung aus dem Ausgangssignal der PLL-Schaltung 10 er-

zeugt wird. Der Phasendetektor PFD 12 vergleicht die Phasen der beiden erhaltenen Signale und erzeugt ein Steuersignal 17, welches der Phasendifferenz der beiden erhaltenen Signale entspricht. Das Steuersignal 17 wird zur Ansteuerung der Ladungspumpe CP 24 verwendet. Ein in Abhängigkeit von dem Steuersignal 17 in der Ladungspumpe 24 generierter Strom wird zum Aufladen des Schleifenfilters LF 14 eingesetzt. Da das Schleifenfilter LF 14 ein Tiefpassfilter ist, werden höherfrequente Signalanteile auf diese Weise geglättet. Der Ausgang des Schleifenfilters LF 14 wird dann nach Hinzufügung der analogen Modulation am Summationspunkt 15 zur Steuerung des Oszillators 16 verwendet.

Da das analoge Modulationssignal im Gegensatz zu dem digitalen Modulationssignal 23, welches aufgrund seiner diskreten Natur keine Toleranzen aufweist, drift- und toleranzbehaftet ist, ist es erforderlich, die beiden Modulationssignale hinsichtlich ihrer Amplituden anzugleichen. Zu diesem Zweck ist die PLL-Schaltung 10 mit einer Abgleichereinheit 30 gekoppelt, deren Funktion und Bauweise im folgenden noch näher erläutert wird. Die Abgleichereinheit 30 gibt ein Steuersignal 31 aus, welches einer Einrichtung 32 zur Beeinflussung der Amplitude des analogen Modulationssignals zugeführt wird.

Fig. 2 zeigt ein erstes Ausführungsbeispiel der erfindungsgemäßen Abgleichereinheit 30. Die Abgleichereinheit 30 umfasst eine zweite Ladungspumpe CP2 33 und ein der zweiten Ladungspumpe CP2 nachgeschaltetes zweites Tiefpassfilter LF2 34. Der Ausgang des Tiefpassfilters LF2 34 ist einem der Eingänge eines Komparators 35 zugeführt. Der andere Eingang des Komparators 35 steht mit dem Ausgang eines Puffers 36 in Verbindung. Ein Kondensator 37 liegt zwischen dem zweiten Komparatoreingang und Masse. Ein Ausgang des Komparators 35 wird einer Auswerteschaltung 38 zugeleitet, welche das Steuersignal 31 erzeugt.

Die erfindungsgemäße Abgleicheinheit 30 wird in der folgenden Weise zum Abgleichen der Modulationsamplituden eingesetzt:

5 Zunächst wird die PLL-Schaltung 10 vor dem Sendevorgang auf die gewünschte Kanalmittenfrequenz eingestellt. Dies geschieht allein durch Einstellen des entsprechenden Teilerfaktors N beziehungsweise der digitalen Kanalrepräsentation (z.B. einem Kanalwort bei Verwendung eines Fraktional-N Sigma-Delta-Programmieres 20) am Frequenzteiler 18.

10

Nach der Einstellung der gewünschten Kanalmittenfrequenz wird die PLL-Schaltung 10 eingeschaltet. Bei dem daraufhin erfolgenden Einschwingen der PLL-Schaltung 10 wird das zweite Tiefpassfilter LF2 34 über die zweite Ladungspumpe CP2 33
15 aufgeladen. Über einen Schalter 39, der während des Einschwingvorgangs geschlossen ist, wird das Ausgangssignal von LF2 34 dem Puffer 36 zugeleitet. Dabei wird der am Ausgang des Puffers 36 angeordnete Kondensator 37 aufgeladen.

20

Das Aufladen des Kondensators 37 dient der Erzeugung eines Referenzsignals, dessen Größe in der Regel abhängig von der gewünschten Kanalmittenfrequenz ist. Nach dem Einschwingen der PLL-Schaltung 10 wird der Schalter 39 geöffnet. Dies bewirkt, dass die durch Aufladung des Kondensators 37 erzeugte
25 Spannung nunmehr als konstante Referenzspannung V_{REF} an dem zweiten Eingang des Komparators 35 anliegt.

30

Anschließend wird sowohl analog als auch digital für eine bestimmte Dauer eine konstante Modulation aufgeprägt. Durch den bereits erwähnten Amplitudenfehler der analogen Modulation (d.h. durch den fehlerbehafteten Modulationshub im Vergleich zum digitalen Modulationshub) wird sich nun an dem zweiten Tiefpassfilter LF2 die Spannung entsprechend ändern. Die Spannungsänderung wird durch den Komparator 35 registriert
35 und der Auswerteschaltung 38 mitgeteilt. Das von der Auswerteschaltung 38 erzeugte Steuersignal 31 bewirkt über die Einrichtung 32 eine Änderung der Amplitude des analogen Modula-

tionshubs beziehungsweise des analogen Modulationssignals in der Weise, dass die am Komparator 35 auftretende Spannungsdifferenz zur im vorhergehenden Schritt festgelegten Referenzspannung beseitigt wird.

5

Die Auswertung des von dem Komparator 35 ausgegebenen Signals in der Auswerteschaltung 38 kann beispielsweise in einem iterativen Prozess erfolgen, d.h. es erfolgt ein schrittweiser approximativer Abgleich der Modulationsamplituden mit wechselweiser Aktualisierung des Steuersignals 31 und Bewertung des daraufhin erhaltenen, geänderten Ausgangssignals des Komparators 35. Bei erfolgter Beseitigung der Spannungsdifferenz am Komparator 35 ist die Anpassung zwischen digitalem und analogem Modulationshub erreicht.

15

Fig. 3 zeigt ein zweites Ausführungsbeispiel für die Abgleichereinheit 30. Dieselben oder funktionsgleiche Bauteile sind mit denselben Bezugszeichen wie in Fig. 2 bezeichnet. Die Abgleichereinheit 30 umfasst wiederum eine zweite Ladungspumpe CP2 33, ein zweites Tiefpassfilter LF2 34, einen Komparator 35 und eine Auswerteschaltung 38. Bezüglich dieser Komponenten ist der Schaltungsaufbau des zweiten Ausführungsbeispiels identisch mit dem in Fig. 2 dargestellten Schaltungsaufbau des ersten Ausführungsbeispiels. Ferner weist die Schaltung einen Knoten 40 auf, über welchen eine vorgegebene feste oder Kanalmittenfrequenz-abhängige Referenzspannung V_{REF} an den zweiten Komparatoreingang anlegbar ist. Die Referenzspannung V_{REF} kann ferner über einen Schalter 39' an den Eingang des zweiten Tiefpassfilters LF2 34 angelegt werden.

25

Die in Fig. 3 dargestellte Schaltung ermöglicht einen Modulationshubabgleich in der folgenden Weise:

Entweder vor dem Einschalten der PLL-Schaltung 10 oder bei bereits eingeschalteter und eingeschwungener PLL-Schaltung 10 wird die zweite Ladungspumpe CP2 33 deaktiviert und der Schalter 39' geschlossen. Dies hat zur Folge, dass das zweite

Tiefpassfilter LF2 34 allein über die Referenzspannung V_{REF} aufgeladen wird, da die Ladungspumpe CP2 33 im deaktivierten Zustand hochohmig ist. Die Auswerteschaltung 30 ist somit in diesem Zustand von der PLL-Schaltung 10 entkoppelt.

5

Nach dem Aufladen des Tiefpassfilters LF2 34 und gegebenenfalls dem Einstellen der Kanalmittenfrequenz und dem Einschwingvorgang der PLL-Schaltung 10, der die Abgleicheinheit 30 hier unbeeinflusst lässt, wird der Schalter 39' geöffnet und dann die zweite Ladungspumpe CP2 33 aktiviert. Die weitere Vorgehensweise entspricht dem bereits zur Fig. 2 erläuterten Verfahren (Einprägen einer analogen sowie einer digitalen konstanten Modulation, Abgleich der dabei zwischen den Komparatoreingängen auftretenden Spannungsdifferenz mit Hilfe der Auswerteschaltung 38 und der Einrichtung 32 zur Beeinflussung der Amplitude des analogen Modulationssignals). Bei der in Fig. 3 dargestellten Schaltung wird der Einschwingvorgang der PLL-Schaltung also nicht für die Erzeugung des Referenzsignals benötigt.

20

Fig. 4 zeigt eine mögliche Realisierung der zweiten Ladungspumpe CP2 33. Die zweite Ladungspumpe CP2 33 umfasst zwei steuerbare Stromquellen 33.1 und 33.2, die seriell zwischen einer Betriebsspannung V_S und Masse liegen. Die beiden steuerbaren Stromquellen 33.1, 33.2 sind üblicherweise Einzeltransistoren oder Mehrtransistor-Schaltungen. Die Steuerung der Stromquellen 33.1, 33.2 erfolgt über ein Eingangssignal, welches im vorliegenden Fall das durch die Regelabweichung in der PLL-Schaltung gegebene Steuersignal 17 ist. Es können zur Ansteuerung der Ladungspumpe auch zwei Steuersignale ("up" und "down"-Signale) vorgesehen sein, die direkt von einem entsprechend aufgebauten Phasendetektor ausgegeben werden. Der Ausgang der hier gezeigten zweiten Ladungspumpe 33 zweigt an der Verbindung zwischen den beiden Stromquellen 33.1 und 33.2 ab.

35

Fig. 5 zeigt ein Schaltungsbeispiel für das zweite Tiefpassfilter LF2 34. Wie bei dem in Fig. 4 dargestellten Schaltungsbeispiel sind eine Vielzahl anderer Schaltungen verwendbar.

5

Das Tiefpassfilter 34 umfasst drei Kondensatoren 34.1, 34.2 und 34.3, die – im Fall des Kondensators 34.2 über einen Widerstand 34.4 – über den Filtereingang aufladbar sind. Im Signalweg befindet sich ein Widerstand 34.5.

10

Zusammenfassend ist festzustellen, dass beide Ausführungsbeispiele bis auf den Gesichtspunkt der Bereitstellung der Referenzspannung V_{REF} weitestgehend vergleichbar sind und ihre gemeinsame Wirkungsweise darauf beruht, dass bei einer Amplitudendifferenz zwischen den beiden Modulationen am Phasendetektor PFD 12 eine Regelabweichung festgestellt wird, welche von der Abgleicheinheit 30 aufgegriffen und für den Amplitudenabgleich ausgenutzt wird.

20

Patentansprüche

1. Abgleichverfahren für eine nach dem Prinzip der Zwei-Punkt-Modulation arbeitende PLL-Schaltung (10)

5 g e k e n n z e i c h n e t d u r c h
die Schritte:

- Bereitstellen eines Referenzsignals (V_{REF});
- Einprägen eines analogen und eines digitalen Modulations-
signals in die eingeschwungene PLL-Schaltung (10);
- 10 - Auskoppeln eines für die PLL-Regelabweichung charakteris-
tischen Signals aus der PLL-Schaltung (10);
- Vergleichen des für die PLL-Regelabweichung charakteristi-
schen Signals mit dem Referenzsignal (V_{REF});
- Ändern des Modulationshubs des analogen Modulationssignals
15 in der Weise, dass eine bei dem Vergleich ermittelte Abwei-
chung zwischen dem Referenzsignal und dem für die Regelab-
weichung in der PLL-Schaltung (10) charakteristischen Sig-
nal beseitigt wird.

20 2. Verfahren nach Anspruch 1,
d a d u r c h g e k e n n z e i c h n e t, dass
zur Bereitstellung des Referenzsignals

- die PLL-Schaltung (10) im deaktivierten Zustand auf eine
gewünschte Kanalmittenfrequenz eingestellt wird;
- 25 - die PLL-Schaltung (10) aktiviert wird und dabei ein-
schwingt; und
- beim Einschwingvorgang aus dem für die Regelabweichung der
PLL-Schaltung (10) charakteristischen Signal das Referenz-
signal (V_{REF}) erzeugt wird.

30

3. Verfahren nach Anspruch 1,

d a d u r c h g e k e n n z e i c h n e t, dass

- ein vorgegebenes Referenzsignal (V_{REF}), insbesondere abhän-
gig von der gewünschten Kanalmittenfrequenz, bereitgestellt
35 wird.

4. Verfahren nach einem der vorhergehenden Ansprüche,

d a d u r c h g e k e n n z e i c h n e t, dass
- das für die Regelabweichung der PLL-Schaltung (10) charakteristische Signal ein Spannungssignal ist, welches über eine Ladungspumpe (33) und ein Tiefpassfilter (34) aus der
5 PLL-Schaltung (10) ausgekoppelt wird.

5. Verfahren nach einem der vorhergehenden Ansprüche,
d a d u r c h g e k e n n z e i c h n e t, dass
- das digitale Modulationssignal in einen im Rückführungs-
10 zweig der PLL-Schaltung (10) angeordneten Frequenzteiler
(18) eingeprägt wird.

6. Verfahren nach einem der vorhergehenden Ansprüche,
d a d u r c h g e k e n n z e i c h n e t, dass
15 - das analoge Modulationssignal über einen Summationspunkt
(15) eingangsseitig eines spannungsgesteuerten Oszillators
(16) in die PLL-Schaltung (10) eingekoppelt wird.

7. PLL-Schaltung, ausgelegt für das Einprägen eines analogen
20 und eines digitalen Modulationssignals nach dem Prinzip der
Zwei-Punkt-Modulation,

d a d u r c h g e k e n n z e i c h n e t, dass
der PLL-Schaltung (10) eine Abgleicheinrichtung (30) zugeordnet ist, welche umfasst:

- 25 - ein Mittel (33, 34) zum Auskoppeln eines für die PLL-Regelabweichung charakteristischen Signals aus der PLL-Schaltung (10),
- ein Mittel (35) zum Vergleichen des für die Regelabweichung charakteristischen Signals mit einem Referenzsignal (V_{REF}),
30 - ein Mittel (38) zum Auswerten des Vergleichsergebnisses,
und
- ein Mittel (32) zum Ändern des Modulationshubs des analogen Modulationssignals in Abhängigkeit von dem Auswerteergebnis.

35

8. PLL-Schaltung nach Anspruch 7,

d a d u r c h g e k e n n z e i c h n e t, dass
- das Mittel (33, 34) zum Auskoppeln eines für die PLL-
Regelabweichung charakteristischen Signals aus der PLL-
Schaltung (10) eine Ladungspumpe (33) und ein der Ladungs-
5 pumpe nachgeschaltetes Tiefpassfilter (34) umfasst.

9. PLL-Schaltung nach Anspruch 7 oder 8,
g e k e n n z e i c h n e t d u r c h
- Schaltmittel (39), derart angeordnet, dass das Mittel zum
10 Auskoppeln (33, 34) des für die PLL-Regelabweichung charak-
teristischen Signals beim Einschwingvorgang der PLL-
Schaltung (10) zur Erzeugung des Referenzsignals (V_{REF})
nutzbar ist.

Zusammenfassung

Abgleichverfahren und Abgleicheinrichtung für PLL-Schaltung
zur Zwei-Punkt-Modulation


5

10

Bei einem Abgleichverfahren für eine nach dem Prinzip der Zwei-Punkt-Modulation arbeitende PLL-Schaltung wird ein Referenzsignal bereitgestellt und ein analoges und ein digitales Modulationssignal in die eingeschwungene PLL-Schaltung eingeprägt. Ein für die PLL-Regelabweichung charakteristisches Signal wird aus der PLL-Schaltung ausgekoppelt und mit dem Referenzsignal verglichen. Der Modulationshub des analogen Modulationssignals wird abhängig von dem Vergleichsergebnis eingestellt.

15

Fig. 1






Fig. 2




Fig. 3




Fig. 4




Fig. 5